1. Konvertujte decimálne číslo 2941 do osmičkovej sústavy
2332
2.Hudobná skladba uložená na pevnom disku v počítači
1|+) je interpretovateľná ako pole 8-bitových čísel
2|+)je postupnosťou bajtov
3|+)je prehrateľná len digitálnym prehrávačom
4|-)je v analógovom formáte
3. Digitálny signál
1|+)môže využívať binárnu číselnú sústavu
2|+)sa využíva pri prenose dát v sieti Internet
3|-)je synonynum pre analógový signál
4|-)reprezentuje nekonečnú množinu hodnôt
4. Konvertujte binárne číslo 11110101110011011011 do hexadecimálnej sústavy
F5CDB
5. Analógový signál
1|+)v akomkoľvek intervale je reprezentovaný nekonečnou množinou hodnôt
2|+)nie je možné uložiť na USB pamäťový kľúč
3|-)je možné spoľahlivo preniesť bez toho, aby došlo k strate jeho integrity
4|-)sa najjednoduhšie uchováva na pamäťovej karte
6. Konvertujte hexadecimálne číslo B45E do osmičkovej sústavy
132136
7. Konvertujte decimálne číslo 10110 do binárnej sústavy
10011101111110
8. Konvertujte binárne číslo 10101110101 do desiatkovej sústavy
1397
9. Pri NPN tranzistore
1|+) sa na kolektor privádza kladné napätie a na emitor záporné
2|-) malá zmena prúdu v obvode (zapojení) báza-kolektor, sposobí veľkú zmenu prúdu v obvode (zapojení) báza-emitor
3|-) je vrstva bázy rovnako hrubá (široká) ako vrstva kolektora
4|-) zabezpečuje jeho otvorenie (vodivosť) medzi kolektorom a emitorom privedenie záporného napätia na bázu
10. Logická operácia označovaná ako AND
1|+) môže byť vytvorená prepojením dvoch tranzistorov do série
2|+) je logický súčin
3|-) vyžaduje pull-up rezistor v zapojení tranzistorov
4|-) je logický súčet
11.Logická operácia "NEGÁCIA"
1|+)môže byť realizovaná v zapojení tranzistorov zmenou rezistora z pull-up na pull-down
2|+)aplikovaná na operáciu AND transformuje túto operáciu na NAND
3|+)môže byť realizovaná v zapojení tranzistorov zmenou rezistora z pull-down na pull-up
4|+)aplikovaná na operáciu NOR transformuje túto operáciu na OR
12. Dióda
1|+)je polovodičová súčiastka
2|-)obsahuje N-P-N prechod
3|-)kryštalová mriežka je zložená iba z atómov kremíka
4|-)je plne vodivá v závernom smere
13. P-N prechod
1|+)umožňuje difúziu nosičov elektrického náboja aj bez pripojenia k elektrickému zdroju
2|+)je základom polovodičových súčiastok
3|-)obsahuje napríklad dióda, alebo rezistor
4|-)je plne vodivý pod podmienkou, že vrstva P sa pripojí na záporný pól elektrického zdoja a materiál N na kladný
14. Materiál vrstvy P v polovodičovej súčiastke
1|+)je tvorený prevažne dierami
2|+)sa nachádza aj v bipolárnom tranzistore
3|+)sa pre dosiahnutie toku elektrického prúdu pripája na kladný pól elektrického zdroja
4|-)je tvorený prevažne elektrónami
15.Bipolárny tranzistor
1|+)obsahuje emitor a kolektor
2|+)je zložený z troch striedajúcich sa vrstiev typu P a N
3|-)obsahuje práve dva vývody, prostredníctvom ktorých sa pripája do elektrického obvodu
4|-)je riadený napätím
16. Exkluzívny logický súčet
1|+)môžeme označovať aj ako vzájomné vylúčenie (mutual exclusion) z hľadiska vstupov
2|+)je možné realizovať prepojením šiestich tranzistorov využívajúc po dvojiciach operácie OR, NAND a AND
3|+)vracia na výstupe logickú 0, ak na vstupe dostáva dve logické 1
4|-)sa označuje skrátene XNOR
17. Logická operácia označovaná ako OR
1|+)môže byť vytvorená prepojením viacerých tranzistorov zapojených paralelne
2|+)vyžaduje pull-down rezistor na výstupe zapojených tranzistorov
3|-)je logický súčin
4|-)vracia na výstupe logickú jednotku len ak na vstupe sú signály s rovnakou logickou úrovňou
18. Hradlo, alebo anglicky GATE
1|+)tvorí základ integrovaných obvodov
2|+)je elektronická súčiastka, alebo obvod, ktorý realizuje určitú logickú operáciu
3|+)je tvorené kombináciou (prepojením) tranzistorov
4|+)može byť kombinované s ďalšími hradlami za vzniku iných logických operácií
19. Usporiadanie binárnych čísel spôsobom, že susediace čísla sa líšia práve v jednom bite
1|+)sa tvorí pomocou XOR logickej operácie z binárnej číselnej reprezentácie
2|+)je dôležité pre Karnaughove mapy
3|+)je harvérovo riešiteľné prostredníctvom hradiel
4|-)sa nazýva Millerov kód
20.Usporiadajte logické funkcie podľa počtu jednotiek na výstupe v pravdivostnej tabuľke od najmenšieho počtu po naväčší
1)AND
2)XOR
3)OR
21. Zoraďte nasledujúcich funkcie pre tri vstupy podľa počtu mintermov od najmešieho počtu po najväčší:
1) A.B.C
2) A+(B.C)
3) A+B+C
22.Logickú operáciu XOR
1|+)vieme vyskladať z 2 AND hradiel, 2 NOT hradiel a jedného OR hradla
2|+)reprezentuje funkcia (!A . B) + (A . !B)
3|-)inak nazývame konjunkcia
4|-)inak nazývame disjunkcia
23. Karnaughova mapa
1|+)može obsahovať len zakrúžkované oblasti tvaru štvorcov a obdĺžnikov (za predpokladu, že nie je zakrúžkovaná samostatná jednotka)
2|+)umožňuje minimalizáciu logických funkcií
3|+)môže obsahovať prekrývajúce sa zakrúžkovania
4|-)sa vytvára ako tabuľka podľa počtu vstupov, aby platilo pocet_vstupov^2
24.Logická funkcia f(A,B) = A + B
1|+)je operácia OR
2|+)je v Karnaughovej mape reprezentovaná dvoma zakrúžkovanými obdĺžnikmi
3|-)má vo výsledku v pravdivostnej tabuľke pre všetky kombinácie vstupov práve dve jednotky
4|-)je operácia NOR
25.Z nasledovnej pravdivostnej tabuľky napíšte minimalizovanú funkciu
A B C Výstup
0 0 0 1
0 0 1 1
0 1 1 0
0 1 0 0
1 1 0 0
1 1 1 0
1 0 1 1
1 0 0 1
Správne odpovede:!B
26.Hradlo
1|+)na výstupe generuje binárnu hodnotu
2|+)má svoju funkciu stanovenú pravdivostnou tabuľkou
3|+)je elektronický obvod realizujúci logickú funkciu
4|-)sa skladá z diód a kondenzátorov
27.Unipolárny tranzistor
1|+)sa môže otvoriť pripojením napätia na elektródu GATE
2|+)je riadený elektrickým poľom
3|-)sa skladá práve z dvoch polovodičov
4|-)obsahuje elektródy emitor a kolektor
28.Ku kombinačným obvodom radíme
1|+)plná sčítačka
2|+)ALU
3|-)klopný obvod
4|-)register
29.Plná sčítačka jednobitových vstupov
1|+)može byť reťazená pre dosiahnutie sčítania viacbitových čísel
2|+)má tri vstupy
3|-)tvorí základ pre polovičnú sčítačku
4|-)má tri výstupy
30.Vyberte správne tvrdenia
1|+)Kombinačné obvody nedisponujú pamäťou
2|+)Pri kombinačných obvodoch je potrebné zohľadniť rýchlosť šírenia signálu pri reťazení obvodov
3|-)Ku kombinačným obvodom patrí posuvný register
4|-)Nie je možné reťaziť všetky kombinačné obvody (v rámci rovnakého typu)
31.Dekóder 2 na 4
1|+)vybraná výstupná linka je v logickej úrovni HIGH
2|+)dekóduje binárny vstup
3|+)na základe vstupného kódu vyberá práve jednu zo 4 výstupných liniek
4|-)je súčasťou komparátora
32.Demultiplexor
1|+)umožňuje prepojiť jednu vstupnú dátovú linku s jednou z viacerých výstupných dátových liniek
2|+)je po funkčnej stránke obvod opačný k multiplexoru
3|-)obsahuje "zero" príznak pre odpojenie vstupnej linky
4|-)potrebuje 2 riadiace linky pre 6 dátových výstupných liniek
33.Komparátor
1|+)je súčasťou ALU
2|+)porovnáva dve binárne čísla
3|-)umožňuje len potvrdiť, alebo vyvrátiť rovnosť binárnych čísel
4|-)vstupné binárne čísla môžu byť len jednobitové
34.Carry príznak (prenos) je súčasťou obvodu
1|+)polovičná sčítačka
2|+)ALU
3|-)multiplexor
4|-)dekóder
35.Aritmetické operácie je možné realizovať prostredníctvom
1|+)sčítačky
2|+)ALU
3|+)hradiel NAND
4|)kódera
36.Multiplexor
1|+)obsahuje viacero vstupných signálnych liniek a jednu výstupnú signálnu linku
2|+)riadiace linky určujú výber vstupnej linky
3|+)môže obsahovať linku "enable" pre riadenie aktivity samotného obvodu
4|-)je analógový obvod pre výber jednej linky z viacerých vstupných liniek
37.ALU umožňuje
1|+)má riadiace vstupy pre výber funkcie
2|+)realizovať aritmetický posun
3|+)realizovať binárnu rotáciu
4|-)nastaviť príznaky operácie: carry, zero, positive a negative
38. D klopný obvod
1|+)tvorí základ pamäťovej bunky
2|+)je riadený hodinovým signálom
3|+)je schopný si "pamätať" jednobitovú informáciu
4|-)má jeden zakázaný stav
39.Pamäťová bunka
1|+)disponuje dátovým vstupom
2|+)disponuje bitovým dátovým výstupom
3|+)tvorí základ pamäťovej matice
4|+)disponuje riadiacimi linkami: select a R/W
40. RS klopný obvod
1|+)definuje zakázanú kombináciu vstupných logických hodnôt
2|+)pri korektnej činnosti na výstupoch generuje opačné logické hodnoty
3|+)obsahuje dva vstupy a dva výstupy
4|-)disponuje vstup R označovaný ako "return" a vstup S označovaný ako "set"
41. Sekvenčné obvody
1|+)sú súčasťou procesorov
2|+)sú postavené na modifikovanom RS flip-flop
3|+)využívajú "clock" signál
4|-)sa využívajú v aritmeticko-logických jednotkách
42.Klopný obvod
1|+)obsahuje spätnú väzbu
2|+)tvorí základ sekvenčných obvodov
3|+)tvorí základ posuvného registra
4|-)je súčasťou niektorých kombinačných obvodov
43.Pamäťová matica
1|+)pre výber riadka sa využíva binárny dekóder
2|+)je usporiadaná do riadkov a stĺpcov
3|-)ak je koncipovaná 4x4, potom sa môže v jednom kroku zapísať 16-bitové číslo
4|-)pre výber riadka sa využíva multiplexor
44.Hodinový signál
1|+)je binárny signál, pri ktorom sa pravidelne strieda logická 1 a logická 0
2|+)je dôležitý pre ukladanie informácií v pamäťových maticiach
3|+)je ho možné vytvoriť napríklad integrovaným obvodom NE555 (timer)
4|-)je jedným z riadiacich signálov v ALU
45.Inštrukcie skoku v LMC (Little man computer)
1|+)umožňujú vytvárať cykly v programe
2|+)umožňujú zmenu obsahu registra inštrukčného čítača
3|+)sú BRA, BRZ a BRP
4|+)sú základom podmienečného vetvenia, konkrétne inštrukcie BRZ a BRP
46.V LMC (Little man computer) procesore
1|+)je dôležitá pamäť s názvom inštrukčný čítač, ktorý ukazuje na pamäťovú bunku, v ktorej sa nachádza inštrukcia, ktorá sa vykonáva, eventuálne, ktorá sa má nasledovne vykonať
2|+)sa nachádza register s názvom akumulátor, ktorý uchováva aktuálne spracúvané dáta
3|-)sa striedajú fázy výpočtového cyklu FETCH, DECODE a RUN
4|-)sa nenachádza ALU, ale len obvod sčítačky a odčítačky
47.Inštrukcia STA v LMC (Little man computer) simulátore
1|+)prenáša obsah registra "akumulátor" do pamäte identifikovanej adresou uvedenou na pozícii operanda
2|+)je identifikovaná numerickým kódom 3xx
3|+)je nedeštruktívnou operáciou pre register ACC
4|+)je deštruktívnou operáciou pre cieľovú pamäťovú bunku
48.Je hodinový signál dôležitý pre činnosť CPU?
1|+)kriticky dôležitý
2|-)len v prípade čítania dát z pamäti
3|-)len v prípade ukladania dát do pamäti
4|-)ide len o voliteľný riadiaci signál
49.Aký je číselný tvar inštrukcie pre výstup dát z akumulátora do boxu "OUTPUT"
1|+)902
2|-)3xx
3|-)000
4|-)901
50.Súčasťou CPU
1|+)je inštrukčná sada
2|+)sú registre
3|+)sú sčítačky
4|+)je ALU
51.Register v CPU
1|+)mení obsah vplyvom hodinového signálu
2|+)je malý pamäťový obvod
3|-)je napríklad ALU
4|-)uchováva informáciu aj po odpojení elektrického napätia
52.Pamäť v LMC (Little man computer) simulátore
1|+)je reozdelená na 100 pamäťových buniek
2|-)sa číta inštrukciami LDA a STA
3|-)obsahuje jednotlivé inštrukcie, ale neobsahuje dáta
4|-)sa automaticky premaže v prípade vykonania inštrukcie HLT
53.Ktoré z nasledujúcich tvrdení sú správne vzhľadom na fázu FETCH strojového cyklu?
1|+)vyberú sa registre, ktoré obsahujú vstupné hodnoty
2|+)vyberie sa inštrukčné slovo, ktoré bude realizované a presunie sa do oddeľovacieho registra
3|+)Inštrukčný čítač (programovateľný radič) ukazuje na inštrukčné slovo, ktoré sa má spracovávať v ďalších fázach strojového cyklu
4|+)vyberie sa register, kam sa uloží výsledok aktivity definovanej inštrukčným slovom
54.Aké je základné pamäťové médium s ktorým realizuje ALU operácie?
1|+)register
2|-)vyrovnávacia pamäť
3|-)operačná pamäť
4|-)multiplexor
55.Algebraický výraz !J + (C * !Z) v súvislosti s inštrukciou skoku stanovuje okolnosti vykonania nasledujúcej inštrukcie (v poradí) [J=JUMP, C=CONDITION, Z=ZERO-FLAG]. Ktoré z nasledujúcich tvrdení sú správne?
1|+)vykoná sa ďalšia inštrukcia podľa poradia, ak je príznak (bit) skoku v inštrukčnom slove nastavený na log.0
2|+)vykoná sa ďalšia inštrukcia, ak bit 14 (C) inštrukčného slova je nastavený na log.1 a súčasne príznak "Z" ALU je rovný 0
3|-)skok sa vykoná len pod podmienkou, že bity 14 (C) aj 15 (J) inštrukčného slova sú nastavené na log.1, čo sú postačujúce a teda úplné podmienky pre realizáciu skoku
4|-)skok sa zrealizuje vždy, ak je príznak (bit) skoku v inštrukčnom slove nastavený na log.1
56.V prípade inštrukcie pre čítanie dát z pamäte
1|+)prvý operand (operand A) obsahuje adresu pamäte, z ktorej sa má čítať
2|+)inštrukčné slovo obsahuje cieľový adresár pre dáta načítané z pamäte
3|-)je v inštrukčnom slove bit 13 nastavený na log.0 a bit 12 inštrukčného slova nastavený operáciu čítanie
4|-)druhý operand (operand B) obsahuje dáta, ktoré sa majú zapísať do pamäte
57.Čo znamená príznak "O" v ALU?
1|+)Overflow
2|-)Overrated
3|-)Overrun
4|-)Oversize
58.V prípade inštrukcie pre zápis dát do pamäte
1|+)je v inštrukčnom slove bit 13 nastavený na log.1 a bit 12 inštrukčného slova nastavený na zápis
2|+)je možné v LMC (Little Man Computer) použiť mnemotechnický názov inštrukcie STA
3|+)prvý register (v inštrukčnom slove) uchováva adresu pamäťového miesta
4|-)druhý register (v inštrukčnom slove) uchováva adresu pamäťového miesta
59.Aritmeticko-logická jednotka
1|+)obsahuje riadiace vstupy pre výber funkcie
2|+)sa zapája do činnosti CPU vo fáze EXECUTE strojového cyklu
3|+)disponuje stavovými bitmi (príznakmi) identifikujúcimi výsledok arItmetickej, alebo logickej operácie
4|-)je využívaná všetkými inštrukciami procesora
60.Z akých zložiek sa skladá inštrukčné slovo?
1|+)register uchovávajúci adresu pre načítanie dát z pamäte
2|+)výber funkcie ALU
3|-)register pre uchovanie nasledujúcej inštrukcie
4|-)adresa skoku v prípade inštrukcie pre prístup do pamäte
61.Aký obvod sa využíva na automatizáciu strojové cyklu (automatické prepínanie fáz)?
1|+)posuvný register
2|-)inštrukčný čítač
3|-)programovateľný radič
4|-)oddeľovací register
62.Inštrukcia skoku
1|+)môže závisieť aj na činnosti ALU
2|+)zrealizuje skok na inštrukciu v poradí určenom 8 LSB bitmi inštrukčného slova
3|+)umožňuje realizovať cyklus v programe
4|-)neumnožňuje realizovať podmienené vetvenie v programe
63.Instruction Set Architecture (ISA) popisuje
1|+)formát a reprezentáciu údajov, registre, adresáciu
2|+)riadenie výpočtov, vnútorné stavy procesora
3|+)prístup do pamäte
4|+)súbor inštrukcií, vstupy a výstupy
64.RISC
1|+)je napríklad architektúra ARM
2|+)ide o redukovanú inštrukčnú sadu
3|-)je ISA x86
4|-)obsahuje viac inštrukcií ako CISC
65.Register príznakov určený inštrukčnou sadou procesora
1|+)obsahuje napríklad príznak "pretečenia"
2|+)je využívaný ALU
3|-)je voliteľný v prípade architektúry x86
4|-)sa nachádza v operačnej pamäti
66.Architektúra výpočtového zariadenia
1|+)je napríklad x86, ARM, MIPS ...
2|+)určuje bitovú šírku registrov
3|+)je daná inštrukčnou sadou
4|-)je napríklad Windows, Linux ...
67.Strojová inštrukcia
1|+)v prípade, že nie je vykonaná kompletne, musí sa jej vykonanie zopakovať od začiatku
2|+)je napríklad kopírovanie hodnoty z operačnej pamäte do registra
3|+)môže byť vyjadrená pomocou mnemotechnického tvaru v jazyku Asemblér
4|-)musí vždy obsahovať register pre uloženie dát
68.Strojová inštrukcia
1|+)sa skladá z jednotlivých mikroinštrukcií
2|+)je reprezentovaná binárnou hodnotou učujúcou konkrétnu operáciu procesora
3|+)je napríklad podmienený skok
4|-)sa musí vykonať v jednom takte procesora
69.Pod mikroinštrukciou rozumieme
1|+)základný stavebný prvok strojovej inštrukcie
2|+)konkrétnu jednoduchú operáciu vykonanú procesora (napríklad vloženie hodnoty do registra)
3|-)len operácie realizované ALU
4|-)zmenu taktu v strojovom cykle
70.ISA procesora x86 obsahuje registre
1|+)indexové registre, napríklad SI, DI
2|+)pre určenie nasledujúcej inštrukcie na vykonanie
3|+)v prípade 64-bit architektúry RAX, RBX, RCX, RDX
4|-)špecializované 16-bitové, napríklad X, Y, Z
71.Inštrukčný čítač v ISA x86
1|+)je register ukazujúci na pamäť v ktorej sa nachádza inštrukcia ktorá sa má vykonať (alebo sa vykonáva)
2|+)jeho hodnotu môže nastavovať len "Control Unit" procesora
3|-)je priamo nastavovaný programátorom
4|-)je označovaný ako IC, čiže v 32-bitovej architektúre EIC
72.Zreťazenie inštrukcií
1|+)má za cieľ efektívnejšie využitie procesora
2|-)spôsobuje deaktiváciu skokov v programe
3|-)sa označuje aj ako "instructions chaining"
4|-)sa týka len fáz FETCH a EXECUTE
73.Ktoré z nasledujúcich tvrdení sú vo vzťahu k zásobníku prvadivé?
1|+)Ide o dátovú štruktúru LIFO.
2|+)Je nevyhnutný pre vykonávanie procesov.
3|+)Pre prístup k zásobníku sa najčastejšie využívajú registre procesora: BP a SP.
4|-)Ide o dátovú štruktúru FIFO.
74.Ktoré z nasledujúcich registrov sú prítomné v x86 32-bitovej architektúre?
1|+)EAX, EBX, ECX, EDX
2|+)EFLAGS, EPC
3|-)RAX, RBX, RCX, RDX
4|-)W0, W1, W2, W3
75.Riadiaci hazard pri zreťazení inštrukcií
1|+)je možné minimalizovať predikciou vykonávania inštrukcií a použitím vyrovnávacích pamätí.
2|+)môže sa prejaviť pri inštrukciách, ktoré volajú podprogramy (funkcie v kóde).
3|-)je dôsledok výskytu inštrukcií nepodmienených skokov v kóde.
4|-)nemá žiaden výkonostný vplyv pre reťazení inštrukcií.
76.Dátový hazard pri zreťazení inštrukcií
1|+)nastane, ak prvá inštrukcia v poradí zapisuje do pamäte, pričom nasledujúca inštrukcia číta dané pamäťové miesto v čase, kedy prvá inštrukcia ešte nezrealizovala zápis.
2|+)môže nastať, ak dve po sebe idúce inštrukcie zapisujú na to isté miesto.
3|+)je možné minimalizovať metódou "out-of-order execution", teda vykonávaním inštrukcí mimo poradia.
4|-)nemá žiaden vplyv na konzistenciu dát v pamäti.
77.Štrukturálny hazard pri zreťazení inštrukcií
1|+)je napríklad v prípade ak dve po sebe idúce inštrukcie majú rozdielny čas spracovania.
2|+)môže vzniknúť ako dôsledok hardvérového návrhu.
3|-)pri Harvardskej architektúre nastane ak v tom istom čase je potrebné načítať po zbernici inštrukciu a súčasne operand.
4|-)nastane, ak načítavaná dátová štruktúra v OF fáze inštrukčného cyklu obsahuje viac dátových zložiek, než je bitová šírka architektúry.
78.Inštrukcia MOV R1 [R2]
1|+)vyžaduje prístup do operačnej pamäte
2|+)charakterizuje registrový nepriamy adrtesovací režim.
3|-)určuje prenos hodnoty z registra R2 do registra R1
4|-)realizuje kopírovanie hodnoty z registra R1 do registra R2
79.Fáza "načítanie operandov inštrukcie" (Operand Fetch) pri spracovaní strojovej inštrukcie
1|+)zabezpežuje prípravu operandov za účelom napríklad vykonania aritmetickej operaácie nad nimi.
2|+)môže spôsobiť dátový hazard pri reťazení inštrukcií.
3|-)sa označuje aj ako "instructions chaining".
4|-)zabezpečuje súčasne uloženie výsledku inštrukcie do výstupného registra.
80.Ktoré z nasledujúcich tvrdení sú pravdivé?
1|+)Záporné celé čísla sú zapísané v dvojkovom doplnkovom kóde.
2|+)Indexový adresovací režim zastupuje napríklad inštrukcia MOV AX [CX + 10]
3|+)Inštrukcie PUSH a POP sú inštrukcie pre prácu so zásobníkom.
4|-)Zápis registrov CS:IP určuje miesto v operačnej pamäti v takzvanom "dátovom segmente".
81.Little Endian je
1|+)prítomný v x86 architektúre.
2|+)uloženie číselných hodnôt v pamäti spôsobom, že najmenej významný bajt sa ukladá na nižšiu pamäťovú adresu.
3|-)spôsob ukladania textových reťazcov v operačnej pamäti.
4|-)iný názov pre Big Endian.
81.Pipelining (alebo zreťazenie) inštrukcií
1|+)umožňuje vykonanie väčšieho počtu inštrukcií za jednotku času
2|+)musí byť podporované hardvérovým návrhom
3|-)sa týka výhradne operačnej pamäte, v ktorej sa nachádzajú inštrukcie
4|-)je záležitosť týkajúca sa iba x86 architektúry
82.Harvard architektúra
1|+)využíva na čítanie dát a inštrukcií nezávislé pamäte
2|-)využíva na čítanie dát a inštrukcií rovnakú pamäť
3|-)je konštrukčne jednoduhšia ako von Neumann architektúra
4|-)je energeticky náročnejšia ako Princeton architektúra
83.Zbernica vo výpočtovom systéme
1|+)prepája napríklad procesor s operačnou pamäťou
2|+)je označovaná aj ako "bus" a môže mať hierarchickú štruktúru
3|-)prepája registre navzájom
4|-)prepája registre s ALU
84.Označenie ROM
1|+)identifikuje pamäť "len na čítanie"
2|+)sa využíva na označenie integrovaného obvodu, ktorého pamäťové jednotky po opustení výrobnej linky nie je možné modifikovať
3|-)je pamäť, ktorú je po zakúpení možné práve raz naprogramovať a následne je možné z nej len čítať
4|-)je skratka pre "Repeatedly Observed Memory"
85.Ako prebieha zápis dát z výstupného zariadenia do operačnej pamäte? (zoraďte nasledujúce tvrdenia chronologicky)
1)Zablokovanie zbernice
2)Procesor nastaví na adresnú časť hlavnej zbernice adresu cieľovej pamäte a súčasne nastaví na riadiacu časť hlavnej zbernice signál operácie
3)Dátová časť hlavnej zbernice je využitá na prenos dát
4)Uvoľnenie zbernice
86.Von Neumann architektúra (alebo tiež Princeton)
1|+)je energeticky náročnejšia ako Harvard architektúra
2|+)využíva na čítanie dát a inštrukcií rovnakú pamäť
3|+)je konštrukčne jednoduhšia ako Harvard architektúra
4|-)využíva na čítanie dát a inštrukcií nezávislé pamäte
87.Zoraďte pamäte od najrýchlejších po najpomalšie
1)registre
2)vyrovnávacia pamäť L1
3)vyrovnávacia pamäť L3
4)operačná pamäť
5)NVMe pevný disk
6)SD pamäťová karta, alebo USB kľúč
88.Elektricky mazateľná pamäť
1|+)má limitovaný počet zápisov
2|+)má označenie EEPROM
3|-)môže byť premazaná ultrafialovým svetlom
4|-)je typ operačnej pamäte
89.Prenos na zbernici môže byť:
1|+)typu full-duplex, čo znamená, že komunikácia môže naraz prebiehať v oboch smeroch
2|+)synchrónny, kedy komunikačné body sú vzájomne synchronizované hodinovým signálom
3|+)súčasne na adresnej, riadiacej a dátovej zbernici
4|-)prerušený pri čítaní dát z registrov (pre všeobecné použitie) procesora
90.Statická pamäť, tzv. SRAM
1|+)je tvorená klopnými obvodmi
2|+)je využívaná v mikrokontroléroch
3|-)je tvorená kondenzátormi
4|-)je pomalšia ako DRAM
91.Dynamická pamäť, tzv. DRAM
1|+)je využívaná v osobných počítačoch
2|+)je pomalšia ako SRAM
3|+)je tvorená kondenzátormi
4|-)je tvorená klopnými obvodmi
92.Ktoré z nasledujúcich tvrdení sú správne
1|+)Memory-Mapped I/O (MMIO) sú zväčša prítomné pri RISC architektúrach procesorov
2|+)Port-Mapped I/O (PMIO) šetria hlavný pamäťový adresný priestor výpočtového zariadenia
3|+)Adresný priestor pri Port-Mapped I/O (PMIO) je menší, ako pri Memory-Mapped I/O (MMIO)
4|-)Všetky vstupno-výstupné jednotky sú priamo pripojené na hlavnú zbernicu výpočtového zariadenia
93.Memory-Mapped I/O (MMIO), čiže vstupno-výstupné zariadenia komunikujúce cez zdieľanú pamäť
1|+)majú mapované vlastné pamäťové priestory (napríklad registre) do celkového adresného priestoru, s ktorým môže pracovať procesor
2|+)je možné ovládať prostredníctvom štandarných inštrukcií pre manipuláciou s operačnou pamäťou
3|+)využívajú riadiacu, adresnú aj dátovú časť hlavnej zbernice
4|-)je možné ovládať prostredníctvom špeciálnych inštrukcií, ako napríklad IN a OUT
94.Koherencia vyrovnávacej pamäte
1|+)znamená, že táto pamäť obsahuje vždy relevantné (aktuálne) dáta vo vzťahu k stavu daných dát v ďalších vyrovnávacích pamätiach, v krorých sa rovnako tieto dáta nachádzajú
2|+)súvisí s činnosťou viacjadrového procesora
3|-)znamená, že nie je možné modifikovať obsah vyrovnávacej pamäte
4|-)je stav, pri ktorom je táto pamäť bezpečne premazaná
95.Komunikácia s perifériami (zariadeniami)
1|+)je riadená procesorom, alebo DMA radičom
2|+)prebieha po hlavnej zbernici
3|-)nevyužíva adresnú časť hlavnej zbernice
4|-)je komunikácia s operačnou pamäťou
96.Vyberte správne tvrdenia v súvislosti s vyrovnávacu pamäťou typu "Write-Through"
1|+)spôsobuje väčší dátový prenos na hlavnej zbernici výpočtového zariadenia
2|+)je bezpečnejšia z hľadiska zachovania konzistencie dát v operačnej pamäti, ako vyrovnávacia pamäť typu "Write-Back"
3|+)pri zmene jej obsahu sa súčasne aktualizuje aj miesto v operačnej pamäti obsahujúce originálne hodnoty
4|-)vyžaduje menej prístupov do operačnej pamäte ako vyrovnávacia pamäť typu "Write-Back"
97.Vstupno-výstupné jednotky, ktoré tvoria súčasť výpočtového zariadenia (napr. počítača)
1|+)sú napríklad sieťová karta, alebo grafická karta
2|+)pre svoju činnosť zväčša vyžadujú spoluprácu s operačným systémom
3|-)nedisponujú žiadnou pamäťou, ale pre svoju činnosť využívajú operačnú pamäť zariadenia
4|-)sú súčasťou ALU
98.Zoraďte nasledujúce procesory podľa základnej bitovej šírky architektúry (od 8-bit po 64-bit)
1)AVR ATMega328P
2)Intel 8086
3)ARM STM32F4xx
4)Intel I7xx
99.Vyrovnávacia pamäť v procesore
1|+)je napríklad L3, ktorá je zväčša spoločná pre viaceré jadrá procesora
2|+)je napríklad L2, ktorú má každé jadro procesora vlastnú
3|+)je napríklad L1, ktorá sa zväčša delí na L1d pre dáta a L1i pre inštrukcie
4|-)je napríklad L4, ktorá sa vyskytuje len pri RISC procesorových architektúrach
100.Zoraďte pamäťové jednotky podľa rýchlosti (od najrýchlejších po najpomalšie)
1)registre procesora
2)vyrovnávacia pamäť procesora L1
3)dynamická operačná pamäť
4)SSD pevný disk
5)pamäťová karta
101.Port-Mapped I/O (PMIO), čiže vstupno-výstupné zariadenia komunikujúce cez porty
1|+)vyžadujú používanie špeciálnych inštrukcií - IN a OUT
2|+)vyžadujú registráciu unikátneho identifikátora - čísla portu, ktorý využíva procesor na identifikáciu konkrétneho zariadenia, s ktorým požaduje komunikáciu.
3|-)využívajú komunikáciu pomocou počítačovej siete.
4|-)využívajú samostatné komunikačné zbernice, ktoré jednoznačne prepájajú CPU s vybraným zariadením.
102.Ktoré z nasledovných názvov sú prenosové módy DMA módy (režimy)
1|+)Transparent (Hidden) Mode
2|+)Cycle Stealing Mode
3|+)Burst Mode (Block Transfer Mode)
4|-)Offloading Exclusive Mode
103.Prerušenie vo výpočtovom systéme
1|+)môže pochádzať z hardvéru aj zo softvéru
2|+)je mimoriadna udalosť
3|-)je len záležitosť procesora a netýka sa iných komponentov počítača
4|-)je iný názov pre aplikácie v operačnom systéme
104.DMA prenos
1|+)sa riadi vybraným módom (režimom)
2|+)môže byť realizovaný medzi pamäťou a rôznymi vstupno-výstupnými zariadeniami
3|+)je realizovaný samostatným radičom (najčastejšie priamo integrovaným v procesore)
4|-)neblokuje hlavnú zbernicu výpočtového systému
105.Nakoľko je potrebné zapojenie procesorového jadra pri DMA prenose?
1|+)na začiatku a aj na konci DMA prenosu
2|-)len na začitku pre dohodnutie prenosových parametrov
3|-)sústavne počas celého prenosu
4|-)len na konci na overenie integrity prenesených dát
106.Skratka DMA znamená
1|+)Direct Memory Access
2|-)Data Minimization Assessment
3|-)Data Management Access
4|-)Data Memory Assessment
107.Za reakciu na prerušenia pri ich vyniku zodpovedá
1|+)špeciálny radič, ktorý je súčasťou procesora
2|-)niečo iné
3|-)ALU s pomocou registrov a operačnej pamäte
4|-)radič integrovaný do operačnej pamäte
108.Vektor prerušení
1|+)je tabuľka prerušení
2|+)obsahuje adresy na obsluhy prerušení
3|-)je nevyhnutný len ak procesor nedisponuje prerušeniami
4|-)je adresa v operačnej pamäti kde začína každá obsluha prerušenia
109.Obsluha prerušenia
1|+)je samostatný podprogram, ktorý je špecifický pre každé prerušenie
2|+)je určená adresou v tabuľke prerušení
3|-)je vždy realizovaná samostatným obvodom vo výpočtovom zariadení, teda nie samotným procesorom
4|-)sa nevyužíva pri štandarných, vopred definovaných prerušeniach (napr. klávesnica, myš a pod.)
110.Medzi hlavné výhody využívania DMA patria:
1|+)zníženie počtu inštrukcií CPU pre presun dát
2|+)efektívnejšie využívanie procesora
3|-)znemožnenie blokovanie hlavnej zbernice
4|-)prenos zodpovednosti za prenos dát z procesora na operačnú pamäť
111.Pri vzniku prerušenia platí, že
1|+)ide o mimoriadnu udalosť, ktorú je potrebné čo najrýchlejšie a v čo najkratšom čase vyriešiť
2|+)vykonanie obsluhy prerušenia má vždy prednosť pred vykonaním štandardných aplikácií v operačnom systéme
3|+)musí byť najprv vykonaná obsluha prerušenia s najvyššou prioritou
4|-)ak sa raz začne vykonávať obsluha akéhokoľvek prerušenia, nikdy nesmie byť prerušené jej vykonávanie, kým sa nedokončí